電路板的導(dǎo)體中將存在各種信號傳輸。當(dāng)傳輸速率增加時，頻率必須增加。如果線路本身由于蝕刻，堆疊厚度，導(dǎo)線寬度和其他因素而有所不同，則阻抗將值得更改，信號將會失真。因此，應(yīng)將高速電路板上的導(dǎo)體的阻抗值控制在一定范圍內(nèi)，稱為“阻抗控制”。影響PCB阻抗板的阻抗主要因素是銅線的寬度，銅線的厚度，介質(zhì)的介電常數(shù)，介質(zhì)的厚度，焊盤的厚度，接地線的路徑和繞線。因此，在設(shè)計(jì)PCB時，必須控制電路板上線路的阻抗，從而盡可能避免信號的反射等電磁干擾和信號完整性問題，并確保PCB板實(shí)際使用的穩(wěn)定性。

一．PCB阻抗板的特性：

根據(jù)信號傳輸?shù)睦碚?，信號是時間和距離變量的函數(shù)，因此信號可能在連接的每個部分發(fā)生變化。因此，確定傳輸線的AC阻抗，即電壓變化與電流變化的比率為傳輸線的特性阻抗：傳輸線的特性阻抗僅與信號連接本身的特性有關(guān)。在實(shí)際電路中，導(dǎo)體本身的電阻值小于系統(tǒng)的分布式阻抗，尤其是在高頻電路中。特性阻抗主要取決于由連接的單位分布電容和單位分布電感引起的分布阻抗。

二．PCB阻抗板的阻抗的計(jì)算：

信號的上升沿時間與將信號發(fā)送到接收端所需的時間之間的比例關(guān)系決定了信號連接是否被視為傳輸線。具體比例關(guān)系可以用以下公式解釋：如果PCB阻抗板上的導(dǎo)線長度大于l / b，則信號之間的導(dǎo)線可以視為傳輸線。從計(jì)算信號的等效阻抗的公式中，傳輸線的阻抗可以用以下公式表示：在高頻（幾十到幾百兆赫茲）處滿足wL>R。（當(dāng)然，在大于109 Hz的信號頻率范圍內(nèi)，考慮到信號的趨膚效應(yīng)，需要仔細(xì)研究這種關(guān)系。對于給定的傳輸線，特性阻抗是一個常數(shù)。信號反射現(xiàn)象是由驅(qū)動端和信號傳輸線的特征阻抗與接收端的阻抗不一致引起的。對于CMOS電路，信號驅(qū)動端的輸出阻抗相對較小，為幾十歐元。接收器的輸入阻抗比較大。

三．PCB阻抗板的阻抗控制：

印刷電路板上導(dǎo)體的特性阻抗是電路設(shè)計(jì)的重要指標(biāo)。特別是在高頻電路的PCB設(shè)計(jì)中，必須考慮導(dǎo)體的特性阻抗與設(shè)備或信號的特性阻抗是否一致，以及是否匹配。因此，在PCB設(shè)計(jì)的可靠性設(shè)計(jì)中，必須注意兩個概念。

四．PCB阻抗板的阻抗匹配：

在電路板上，如果存在信號傳輸，希望可以以最小的能量損耗將其從電源平穩(wěn)地傳輸?shù)浇邮斩?，并且接收端完全吸收它而沒有任何反射。為了實(shí)現(xiàn)這種傳輸，在將其稱為“阻抗匹配”之前，線路中的阻抗必須等于發(fā)射機(jī)中的阻抗。阻抗匹配是設(shè)計(jì)高速PCB電路的關(guān)鍵要素之一。阻抗和路由模式之間存在絕對關(guān)系。

例如，在表層（Microstrip）或內(nèi)層（Stripline / Double Stripline）上行走，與參考電源層或?qū)拥木嚯x，線寬，PCB材料等都會影響線的特性阻抗值。也就是說，阻抗值只能在接線后確定。同時，不同PCB制造商產(chǎn)生的特性阻抗也略有不同。由于線路模型或所用數(shù)學(xué)算法的限制，常規(guī)仿真軟件無法考慮一些不連續(xù)的阻抗布線。此時，在原理圖上只能保留一些電阻器，例如串聯(lián)電阻器，以減輕不連續(xù)阻抗的影響。解決該問題的真正方法是避免布線時阻抗不連續(xù)。